Printed Circuit Board Design ltd.

Целостность сигнала

Необходимость выполнить имитацию целостности сигнала на стадиях проектирования платы и системы вызвана следующим: Необходимо убедиться в том, что логика аппаратных средств Hardware Logic Design, реализованная в пределах слоев разводки печатной платы, будет функционировать так, как это запроектировано.

Более того, все имитации прогоняются при типичных, максимальных и медленных характеристиках работы интегральной схемы - Typical, Maximum & Slow ICs’ performance. Это обеспечивает проверку того, что логика будет функционировать при таких характеристиках, и также служит для проверки того, что проект удовлетворяет условиям, близким к предельным. Кроме этого, типичные, максимальные и медленные имитации проверяют интегральные схемы, используемые при имитации, на работу в диапазоне 0°C ÷ 80°C, относительно указанных характеристик.                                                      

Имитация целотности сигнала выполняется в двух случаях:  
                                                                                                                                                
A) Имитация перед компоновкой - Pre Lay Out Simulation. В этом случае, критические соединения (связи) имитируются до компоновки (DDR2, DDR3, тактовые сигналы - Clocks, линии  управления – Control Lines, соответствующие шины - Propriety Buses и т.д.), чтобы определить ограничения на выполнение компоновки.                
B) Имитация после компоновки - Post Lay Out Simulation. В этом случае, те же самые критические соединения (связи) имитируются после компоновки, чтобы проверить, что компоновка платы выполнена в соответствии с требованиями разработчика платы.

Анализ перекрестных помех и проверка выполненной компоновки на готовой плате:
Услуга, относящаяся к целостности сигнала (Signal integrity) включает в себя анализ перекрестных помех “Cross talk analysis” и проверку компоновки платы.

 
 
 

 
   
© Copyright 2012 | All Rights Reserved to TracePcb Ltd.